(19)日本図特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平9-45706

(43)公器日 平成9年(1997)2月14日

HO1L HO1L		戰別配号	庁内整確 部号 7876—4M	PI Holl			技術表示質所
					29/80	G	Ģ
	29/812				23/34	A	
	23/34		7376—4M		29/80	ប	

存 宋南连译 部末項の数5 OL (全8 頁)

(21)出職番号

特顧平7-193705

(22)出版日

平成7年(1995) 7月28日

LEYDIG, VOIT & MAYER

(71)出題人 000004237

日本龟氢株式会社

京京都港区芝五丁目7番1号

(72)発明者 質井 宏彰

京京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁朗士 京本 直樹 (外2名)

(54) 【発明の名称】 半導体機関

(57)【褒約】

【課題】PHSを有する半導体装置において、信頼性を 損なうことなく、組立時の応力を低減させ組立後の半導 体華板の湾曲を低減する。

【解決手段】FETチップの単位セル3の検界領域でG 8AS基板を分割する。このような構造にすることで組 立時に加熱した際のGaAs基板とPHSとの間の熱影 張率の差に起因するG a A s 基板の湾曲を低減すること ができる。



(2)

特開平9-45706

【特許請求の無用】

【請求項】】 半導体基板の一主表面部の能動領域を退 択的に被覆するフィンガ状ゲート電極、前記フィンガ状 ゲート電極を挟んで前記能動領域をそれぞれ選択的に被 覆するフィンガ状ソース電極及びフィンガ状ドレイン電 極の組が複数個並列に互いに隣接する前記フィンが状ソ ース電磁及びフィンガ状ドレイン電極を共有して配置さ れてなる単位セルを有し、筋記単位セルが複数個並列に 互いに隣接する耐記単位セルのフィンガ状ソース電極を 体益板の耐能一生表面と対向する裏面に形成されたプレ ーテッド・ヒートシンクが設けられてなる半導体装置に おいて、阿配半導体基板が前記単位セル毎に分離されて いることを特徴とする半導体装置。

【論水項2】 プレーテッド・ヒートシンクが分離部で ソース電極連結部に接続している請求項】記載の半導体 芬声。

【論求項3】 フィンガ伏ゲート電極、フィンガ伏ソー ス電包及びフィンガ状ドレイン電接を覆って絶縁性樹脂 殷が設けられている諸求項1記載の半導体装置。

【論求項4】 プレーテッド・ヒートシンクが単位セル 毎に分離されている請求項3記載の半導体装置。

【請求項5】 半導体基板がGaAs基板である論求項 1 乃至 4 記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置に関 し、特にPHS (プレーテッド・ヒートシンク) をFE Tチップに備えた電界効果トランジスタに関する。 [0002]

【従来の技術】とのような電界効果トランジスタ (FE T)の一例として高出力GaAsFETをあげて説明す

【0003】図8は従来のG8As替板の裏面の金めっ き磨からなるPHS(プレーテッド・ヒートシンク)を 設けた従来の斉出力GaAsFETの平面図、図9は図 8のX-X銀筋面図である。ここでは単位セル3(2点 鎮線で題って表示)を4個並列に配置してFETチップ を構成している。単位セル3はゲート電径、ドレイン包 極、ソース電極を有し、これらの電極は表面部にイオン(40) 注入法などにより形成された能動領域2上ではそれぞれ フィンガ状ゲート電極Gイ、フィンガ状ドレイン電優D 『、フィンガ状ソース電極F』をもつ樹彫の形状をして いる。隣接する2つの単位セルはそれぞれのソース常径 Sが庭補することにより接続される。

【0004】同様な構造は単位セル1個相当分のチップ を複数程集めて構成されるマルチテップデバイスでも実 現できるが、この場合各チップ間の位置ずれやチップ間 を接続する場合のボンディングワイヤの形状の違いなど により信号の位組が各チップ(セル)間でずれるなど首 50

周波特性を劣化させる要因が多く、また組立工程でのコ スト増加ともあわせて実用的ではない。

【0005】熱軽抗を低減するためにFETチップを構 成するGaAs 墓板1の厚きは30~50ヵm程度に し、さらにチップの強度を保つため金めっきPHS5の 厚さは10~30μmにする必要がある。

【0006】とのようなFETチップを図】のに示すよ うに、パッケージ200に組み込む際、はんだ100の 融点以上に加熱するが、FETチップのGaAs益板1 連結するソース電極連結部を有して配置され、例記半導 10 とPHS5とで熱膨張係数に差があるため、冷却して図 者したFETチップは熱膨張によるストレスによって湾 曲され、ボンディング不良等の発生する頻度が高くなり FETの組立性を悪くする。

> 【0007】とのような問題を改善するために特別昭6 3-131555号公報において図11、図12に示す 構造が提案されている。すなわち、一定間隔で設けられ たスリット7-1、7-2、…によって複数個のPHS 5-1、5-2、…に分離されている。このような構造 にすることで、バッケージに組み込む際の熱膨張率によ る変形が抑制され、組立性を改善することができる。 [0008]

【発明が解決しようとする課題】ところで前述したよう に単純にPHSがスリットにより分離されているだけで は、FETチップを図13に示すように、パッケージ2 00に組み込んだ際には波打った形状になる。 スリット のない部分ではGaAs益板1とPHSの2層構造とな り熱化張係数の差により局所的な湾曲が生じる。しかし スリットの部分は表面の電極層が薄くて無視できるとす ると、GaAs磐板1だけの1層構造であり、とのよう 30 な熱膨張係数の差による湾曲は生じない。のみならずこ の部分はPHSがなく機械的強度が弱くなっているた め、機械的にチップを押さえつけようとする力や溶融し たはんだによる表面張力などによりチャブ全体として湾 曲は生じないが、スリット部分のGaAs基板がスリッ トのない部分に比べて反対方向に、非常に小さな曲率半 径で済曲する。一般に荐轅の変形時の薄膜表面の圧力は その曲率半径に反比例し、瞬厚に比例するため、局所的 にはGaAs 芸板に非常に大きな応力が集中する。具体 的にはGaAs兹板の厚さを30μm、PHSの厚さを 15 µmとし、スリットの幅をスリットピッチの10分 の1程度とすると約500MPaの応力が生じる。

【0009】一方、GaAs基板に300MPa程度の 応力が生じた場合、FET動作時の温度上昇により、す べり転移が発生し、運動することが知られている。この 転移はFET動作時のイオン倫実現象による増殖ともあ いまってFETの出力低下を招き、FETの拾帳性を低 下させるという問題がある。

【0010】従って本発期の目的は応力による信頼性の 低下を防止できる半導体鉄道を提供することにある。

[0011]

【課題を解決するための手段】本発明の半導体装置は、 半導体基板の一生表面部の敵動領域を選択的に被覆する フィンガ状ゲート電攝、前記フィンガ状ゲート電極を狭 んで前記能動類域をそれぞれ選択的に被覆するフェンガ 状ソース電径及びフィンガ伏ドレイン電極の組が複数額 並列に互いに隣接する前記フィンガ状ソース電極及びフ ィンガ状ドレイン電極を共有して配置されてなる単位セ ルを有し、面記単位セルが複数個並列に互いに隣接する **耐記単位セルのフィンガ状ソース電極を連結するソース** 電極連結部を有して配置され、阿紀半導体基板の前記一 10 主表面と対向する裏面に形成されたブレーテッド・ヒー トシンク(PHS)が設けられてなる半導体装置におい て、前記半導体基板が前記単位セル毎に分離されている というものである。

【0012】との場合、PHSを分離部でソース電磁速 結部に接続することができる。

【0013】また、フィンガ状ゲート電極、フィンガ状 ソース電極及びフィンガ状ドレイン電極を覆って絶縁性 樹脂膜が設けるととができる。

【()() 14】更に、PHSを単位セル毎に分離すること 20 ができる。

【0015】半導体基板が単位セル毎に分離されている ので、半導体基板とPHSとの間の熱膨張係数の差によ る湾曲が少ない。

[0016]

【発明の実施の形態】図」は本発明の第1の実施例の形 寒を示すFETチップの平面図、図2は図ⅠのX~X根 断面図である。

【OO17】本実施の彩態は、GaAs基板の一主表面 後Gイ、フィンが伏ゲート電極G f を挟んで放動領域2 をそれぞれ選択的に被覆するフィンガ状ソース電極S f 及びフィンガ状ドレイン電極DIの組が6個並列に互い に隣接するフィンガ状ソース電極SI及びフィンガ状ド レイン電径Dイを共有して配置されてなる単位セル3を 有し、単位セル3が4個並列に互いに開接する前記単位 セルのフィンが伏ソース電極S『を連結するソース電極 逆結都Scを有して配置され、GaAs基板の前述の一 生表面と対向する基面に形成されたPHSが設けられて に分離されているというものである。GaAs益板は3 つのスリット7A-1,7A-2,7A-3により4つ の部分1-1、1-2、1-3、1-4に分離されてい

【0018】ゲート電気は、単位セル毎に8個のフィン カ状ゲート電極G!、これらを接続するゲートバーGり 及びゲートバーに接続するゲートバッドGpとで構成さ れている。各単位セルのゲートパッドは図示しないボン ディングワイヤによりパッケージの外部ゲート電子に接 続される。同様に、ドレイン電極は、単位セル毎に3個 50 の前途した欠点は有していない。

のフィンガ状ドレイン重極Df、これらを接続するドレ インバーDも及びドレインバーに接続するドレインバッ ドDゥとで構成されている。各単位セルのドレインバッ Fは図示しないボンディングワイヤによりパッケージの 外部ドレイン端子に接続される。

【0019】ソース電極は、単位セル毎に4個のフィン ガ状ソース電極S饣(そのうちの1個もしくは2個は隣 接する単位セルのフィンガ伏ソース電極とともにソース 電極連結部Scを兼ねている)、2個のソースパッドS p及びソースバーSりとを有している。

【0020】能効領域では、イオン注入法などにより形 成された絶縁領域で囲まれている。絶縁領域及び能動領 域の一部の表面はSiOы 暁4 で被覆されている。フィ ンガ状ソース電極S!及びフィンガ状ドレイン領域D! はSiO、膜4に設けられた図示しないコンタクト孔部 で飽動領域に接触している。

【0021】ソース電極連結部ScはSiO、職に設け られたコンタクト孔CによりPHS5Aに接続される。 又、ソースパッドSpはバイアホール6によりPHS5 Aに接続される。

【0022】次に、本実施の形態の製造方法について設 明する。

【0023】図3(a)~(f)は、この製造方法につ いて説明するため工程順に配列した概略断面図である。 【りり24】図3(a) に示すように、ウェーハ状のG aAs麸板laの主表面にゲート電極、ソース電極及び ドレイン電極などを形成し、次に図示しないカバー絶縁 験を形成し各バッド上に関口を設けたのち、図3(り) に示すように、ガラス板8にファクス9により貼付け

部の能動領域とを選択的に被覆するフィンガ状ゲート電 30 る。次に、図3(c)に示すように、原さ30~50g mのGaAs益板】りとなるまで研修する。次に、リソ グラフィー技術を利用してGaAs芸飯1Dをエッチン グして、図3(d)に示すように、幅約100μmのス リット7A-1. 7A-2. 7A-3 (図3 (d) には 代表として7A-1のみを図示) バイアホール及びスク ライブ海10を形成する。次に、Tiщ及びAu韈をそ れぞれスパッタ途により形成してめっき用給電纜を設け た後、図3 (d) に示すように、スクライブ端10をフ ォトレジスト購!1で埋めたのちAgめっきを行ない厚 なる半導体装置において、GaAs益飯が単位セル3毎 40 さ約50μmのPHS5Aを形成する。フォトレンスト 膜11を除去し、スクライブ帯部のめっき用格電膜をミ リングし、ワックス9を除去することにより3µm×1 μm角程度のFETチップ12を得る。13はこの個片 化処理による際である。

【0025】このようにして、FETチップを単位セル 毎に分割することができるが、分割時はウェーハ状態で ガラス基板に貼付けられているし、個片化後はソース電 価。カバー膜及びPHSで一体化されているので、単位 セル関の距離は殆んど変動せず、マルチチップデバイス

(4)

特開平9-45706

6

【0026】 図4に示されるようにこのFETチップ は、はんだ100でパッケージ200内に固若して組み 込まれるが、その時の加熱によってGaAs基仮1とP HSSAの2層推造を成す部分では従来例と固様に熱膨 張承数の差により湾曲する。しかしながらGaAs基板 が分割されているためGaAs基板のない部分では、表 面の電極層(Sヶ等、厚さは1μm前後)が薄くて無視 できるとすると、PHSのみの1症繰過となり、このよ うな熱膨張係数の差による湾曲は生じない。

【0027】さらにこの部分はGaAs葢板がなく級級 10 【0034】第1の実施の形態ではソース電極とPHS 的強度が弱くなっているため、機械的にチップを押さえ つけようとする力や溶融したはんだによる表面張力など によりGaAs等板がある部分に比べて反対方向に、非 常に小さな局率半径で容曲する。すなわち局所的にはP HSに非常に大きな応力が集中する。すなわち、応力集 中はPHSに起こり、G8AS基板に応力集中は生じな い。従って応力に起因するすべり転移の発生、増殖は抑 制され、信頼性の低下は防止される。

【0028】図5は本発明の第2の実施の影影について 袋明するためのFETチップの平面図、図6は図5のX 20 -X執助面図である。FETチップの電極パターンは第 1の実施例の形態と同様である。

【0029】ここでGaAs基板は選択金めっきにより 単位セルの境界線上のスリット7A-1~7A-3によ り4つの部分1-1~1-4に分割されている。同様に PHSも5-1~5-4の4つに分割されている。この ため表面には禁度の基強のためボリイミドなどの絶縁性 樹脂膜14を設けている。

【0030】 絶縁性樹脂膜 14 およびその下にあるカバ 一瞬(図示しない)にはボンディング用の瞬口 1.5が設 30 防ぐことができるという効果がある。 けられている。ソース電極、カバー競及び絶縁酸性樹脂 とにより、FETチップは一体化されている。

【0031】本実施の形態の製造方法は、ゲート電極等 を形成し、絶縁性樹脂膜14を形成し、瞬口15を形成 したのちガラス板に貼付け、裏面研磨を行ないバイアホ ール6のための関口を行ない、PHS5-1~5-4を 形成するとともにこの閉口部にAu膜等を形成し、PH S5-1~5-4をマスクとしてエッチングを行ないス リット7A-1~7A-3及びスクライブ溝を形成する ことによりFETチップへの個片化を行なう。

【0032】 図7に示されるようにFETチップは、は んだ100でパッケージ200内に固着して組み込まれ るが、その時の加熱によってGaAs益板とPHSの2 層常造を成す部分では従来例と同様に熱膨張係数の差に より湾曲する。しかしながらGaAS益板とPHSが分 翻されているためG a A s 芸板とPHS層のない部分で は表面の電極器(約1μm)が得くて無視できるとする と、袖縁性樹脂膜14のみの構造となり、このような熱 膨張係数の差により湾曲が生じない。

【0033】さらにこの部分はGaAs基板とPHSが 50 ある。

なく構械的強度が強くなっているため、機械的にチップ を押さえつけようとする力や溶酔したはんだによる表面 張力などによりG a A s 普飯がある部分に比べて反対方 向に、非常に小さな曲率半径で冷曲する。 すなわち局所 的には絶縁性の樹脂膜に非常に大きな応力が集中する。 ずなわち、応力集中は絶縁性能脂肪に起こり、GaAs 益板に応力集中に生じない。従って応力に起因するすべ り転移の発生、増殖は抑制され、信頼性の低下は防止さ れる。

層を接続するパイアホール埋め込みと同時にPHSを形 成するような場合に、金めっき層を厚く付けるか、ある いはパルスめっきなどの手法により埋め込み性を良くす るとGaAs華板の分割部分をPHS居がほとんと埋め 込んでしまうことが想定され、その時はPHS層は機械 的強度があながちに弱いとはいえず、応力はGaAs側 にも分散する可能性がある。しかし本第2の実施の形態 ではGaAs益仮とPHSとかともに分割されているの で、そのような問題は生じない。

【0035】なお、絶縁性樹脂度はポリイミドに限ち ず、樹脂封止半導体装置の討止材として使用されている エポキシ街覧などを使用することができる。

【0036】また、本発明では半導体益板もGaAs基 板に限らず、JnPなどの化合物半導体などを使用する ことができる。

[0037]

【発明の効果】以上顧明したように、本発明はFETチ っプを単位セル母に分離しているので組立時の半導体基 板の変形及び応力集中を遂げてFETの巨鋼性の低下を

【図画の簡単な説明】

【図1】本発明の第1の実施の形態を示すFETチップ の平面図である。

【図2】図1のX-X根断面図である。

【図3】第1の実施の形態の製造方法について説明する ための(a)~(饣)に分図して示す断面図である。

【四4】第1の実験の形態について説明するための断面 図である。

【図5】本発明の第2の実施の形態を示すFETチョブ 40 の平面図である。

【図6】図5のX-X根平面図である。

【図7】第2の実施の形態について説明するための断面 図である。

【図8】第1の従来例を示すFETチップの平面図であ

【図9】図8のX~X線断面図である。

【図10】第1の従来例について設明するための断面図


【図11】第2の従来例を示すFETチップの平面図で

Page 1 of 2


(5) 特別平9-45706 【図12】図I1のX-X機断面図である。 *12 FETチップ 【図13】第2の従来例について説明するための断面図 13 屑 である。 **绝绿性樹脂膜** 14 【符号の説明】 B3 🗀 15 1. ia, ib. 1-1. 1-2, 1-3, 1-4100 はんだ GaAs基板 200 バッケージ 能動領域 € 第日 単位セル DЪ ドレインバー SıQ; 膜 D f フィンが状ドレイン電径 5. 5A, 5-1, 5-2, 5-3, 5-4PH\$ 10 Dp ドレインパッド (プレーテッド・ヒートシンク) Gb ゲートバー バイアホール Gf フィンガ状ゲート電極 7-1. 7A-1, 7-2. 7A-2. 7-3. 7A-Ģр ゲートバッド 3 スリット Sb ソースバー 8 ガラス茎板 S c ソース電腦連結部 9 ワックス S f フィンが状ソース電極 スクライブ海 10 Sp ソースバッド フォトレジスト膜

LEYDIG, VOIT & MAYER

[201]





[図2]



(6)

特別平9-45706






(7)


特別平9~45706

[図6]


LEYDIG, VOIT & MAYER




[88]



[図9]




[図10]




(8)

特別平9-45706


[211]



[212]



[図13]



P.27 rage i oi i

1. JP.09-045706, A(1997)

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[The technical field to which invention belongs] Especially this invention relates to the field-effect transistor which equipped the FET chip with PHS (plated heat sink) about a semiconductor device. [0002]

[Description of the Prior Art] High power GaAsFET is raised and explained as an example of such a field-effect transistor (FET).

[0003] The plan of the conventional high power GaAsFET which formed PHS (plated heat sink) with which drawing 8 consists of a gilding layer of the rear face of the conventional GaAs substrate, and drawing 9 are the X-X line cross sections of drawing 8. Here, a unit cell 3 (it encloses and displays by the two-dot chain line) is arranged to four-piece parallel, and the FET chip is constituted. A unit cell 3 has a gate electrode, a drain electrode, and a source electrode, and these electrodes are carrying out the configuration of Kushigata which has the finger-like gate electrode Gf, the finger-like drain electrode Df, and the finger-like source electrode Ff, respectively on the active region 2 formed in the surface section by ion-implantation etc. Two adjoining unit cells are connected when each source electrode S connects. [0004] Although the multichip device constituted by collecting more than one can also realize the chip of one unit cell, the same structure has many factors which degrade RF properties -- the phase of a signal shifts between each chip (cell) by the difference in the configuration of the bonding wire in the case of connecting between the position gaps and chips during each chip in this case etc. -- and is not practical in accordance with the increase in cost like an erector, either. [of factors]

[0005] In order to reduce thermal resistance, thickness of the GaAs substrate 1 which constitutes an FET chip is set to about 30-50 micrometers, and in order to maintain the intensity of a chip further, it is necessary to set thickness of gilding PHS5 to 10-30 micrometers.

[0006] Although it heats beyond the melting point of solder 100 in case such an FET chip is built into a package 200, as shown in <u>drawing 10</u>, since a difference is in a coefficient of thermal expansion with the GaAs substrate 1 and PHS5 of an FET chip, it curves by the stress by thermal expansion, the frequency generated [bonding/poor] becomes high, and the FET chip which cooled and fixed worsens assembly nature of FET.

[0007] In order to improve such a problem, the structure shown in <u>drawing 11</u> and <u>drawing 12</u> in JP,63-131555,A is proposed. That is, the slit 7-1 prepared at the fixed interval, 7-2, and -- separate into two or more PHS 5-1, 5-2, and --. By making it such structure, deformation by the coefficient of thermal expansion at the time of including in a package is suppressed, and assembly nature can be improved. [0008]

[Problem(s) to be Solved by the Invention] By the way, it becomes the configuration which lenticulated when an FET chip is built into a package 200 only by PHS being simply separated by the slit as shown in drawing 13, as mentioned above. In a portion without a slit, it becomes the GaAs substrate 1 and the two-layer structure of PHS, and a local curve arises according to the difference of a coefficient of thermal expansion. However, supposing the portion of a slit has a surface thin electrode layer and it can ignore, it will be one layer structure of only the GaAs substrate 1, and the curve by the difference of such a coefficient of thermal expansion will not be produced. Since it does not come to accept it, this portion does not have PHS and the mechanical strength is weak, although a curve is produced as the whole chip neither with the force which makes a chip the method of pressing down mechanically, nor the surface tension by the fused solder, the GaAs substrate of a slit portion curves with very small radius of curvature to opposite

direction compared with a portion without a slit. Generally, since the stress on the front face of a thin film at the time of deformation of a thin film is proportional to thickness in inverse proportion to the radius of curvature, very big stress concentrates it on a GaAs substrate locally. If thickness of 30 micrometers and PHS is specifically set to 15 micrometers for the thickness of a GaAs substrate and width of face of a slit is made about [of a slit pitch] into 1/10, the stress of about 500 MPa(s) will arise.

[0009] On the other hand, when the stress of about 300 MPas arises in a GaAs substrate, it is known that skid transition will occur and exercise by the temperature rise at the time of FET operation. This transition also suits proliferation by the ion collision phenomenon at the time of FET operation, and it waits for it, it causes the loss of power of FET, and has the problem of reducing the reliability of FET.

[0010] Therefore, the purpose of this invention is to offer the semiconductor device which can prevent the fall of the reliability by stress.

[0011]

[Means for Solving the Problem] The finger-like gate electrode with which the semiconductor device of this invention covers alternatively the active region of the 1 main surface section of a semiconductor substrate. It has the unit cell which shares the aforementioned finger-like source electrode and finger-like drain electrode by which two or more groups of the finger-like source electrode which covers the aforementioned active region alternatively on both sides of the aforementioned finger-like gate electrode, respectively, and a finger-like drain electrode adjoin parallel mutually, and it comes to arrange. The aforementioned unit cell has the source electrode connection section which connects the finger-like source electrode of the aforementioned unit cell which adjoin parallel mutually, and is arranged. In the semiconductor device with which it comes to prepare the plated heat sink (PHS) formed in the aforementioned 1 main front face of the aforementioned semiconductor substrate, and the rear face which counters, the aforementioned semiconductor substrate is separated for every aforementioned unit cell. [0012] In this case, PHS is connectable with the source electrode connection section in the separation

[0013] Moreover, a finger-like gate electrode, a finger-like source electrode, and a finger-like drain electrode can be covered, and an insulating resin film can prepare.

[0014] Furthermore, PHS is separable for every unit cell.

[0015] Since the semiconductor substrate is separated for every unit cell, there are few curves by the difference of the coefficient of thermal expansion between a semiconductor substrate and PHS. [0016]

[Embodiments of the Invention] The plan of an FET chip in which drawing 1 shows the form of the 1st example of this invention, and drawing 2 are the X-X line cross sections of drawing 1.

[0017] The form of this operation The active region 2 of the 1 main surface section of a GaAs substrate The finger-like source electrode Sf by which the group of the finger-like source electrode Sf which covers an active region 2 alternatively on both sides of the finger-like gate electrode Gf covered alternatively and the finger-like gate electrode Gf, respectively, and the finger-like drain electrode Df adjoins six-piece parallel mutually And it has the unit cell 3 which shares the finger-like drain electrode Df and it comes to arrange. A unit cell 3 has the source electrode connection section Sc which connects the finger-like source electrode Sf of the aforementioned unit cell which adjoins four-piece parallel mutually, and is arranged. In the semiconductor device with which it comes to prepare PHS formed in the above-mentioned 1 main front face of a GaAs substrate, and the rear face which counters, the GaAs substrate is separated every unit cell 3. The GaAs substrate is divided into four portions 1-1, 1-2, 1-3, and 1-4 by three slit 7A-1, 7A-2, and

[0018] The gate electrode consists of gate pads Gp linked to the gate bar Gb and gate bar which connect six finger-like gate electrodes Gf and these for every unit cell. The gate pad of each unit cell is connected to the external-gate terminal of a package by the bonding wire which is not illustrated. Similarly, the drain electrode consists of drain pads Dp linked to the drain bar Db and drain bar which connect three finger-like drain electrodes Df and these for every unit cell. The drain pad of each unit cell is connected to the external drain terminal of a package by the bonding wire which is not illustrated.

[0019] The source electrode has four finger-like source electrodes Sf (1 [of pieces of it] and two pieces serve as the source electrode connection section Sc with the finger-like source electrode of the adjoining unit cell), two source pads Sp, and the source bar Sb for every unit cell.

[0020] The active region 2 is surrounded by the insulating region formed by ion-implantation etc. Some front faces of an insulating region and an active region are SiO2. It is covered with the film 4. The finger-like source electrode Sf and the finger-like drain field Df are SiO2. It is in contact with the active region by the contact pore which was prepared in the film 4 and which is not illustrated.

[0021] the source electrode connection section Sc -- SiO2 the contact prepared in the film -- a hole -- C connects with PHS5A Moreover, the source pad Sp is connected to PHS5A by the Bahia hall 6.

[0022] Next, the manufacture method of the gestalt this operation is explained.

[0023] <u>Drawing 3</u> (a) - (f) is the outline cross section arranged in order of the process in order to explain this manufacture method.

[0025] Thus, although an FET chip can be divided for every unit cell, since it is stuck on the glass substrate in the state of the wafer at the time of division and after piece[of an individual]-izing is unified with a source electrode, a covering film, and PHS, the distance between unit cells does not carry out ****** change, and the fault which the multichip device mentioned above does not have.

[0026] As shown in drawing 4, although this FET chip is fixed and incorporated in a package 200 with solder 100, it curves according to the difference of a coefficient of thermal expansion like the conventional example in the portion which constitutes the two-layer structure of the GaAs substrate 1 and PHS5A by heating at that time. However, in the portion which does not have a GaAs substrate since the GaAs substrate is divided, supposing a surface electrode layer (thickness, such as Sp before or after 1 micrometer) is thin and it can ignore, it will become one layer structure of only PHS and the curve by the difference of such a coefficient of thermal expansion will not be produced.

[0027] Furthermore, since there is no GaAs substrate and the mechanical strength is weak, this portion curves in the very small rate radius of an office to opposite direction compared with the portion which has a GaAs substrate with the force which makes a chip the method of pressing down mechanically, the surface tension by the fused solder, etc. That is, very big stress concentrates on PHS locally. That is, stress concentration happens to PHS and stress concentration is not produced in a GaAs substrate. Therefore, generating of the skid transition resulting from stress and multiplication are suppressed, and the fall of reliability is prevented.

[0028] The plan of the FET chip for <u>drawing 5</u> explaining the gestalt of operation of the 2nd of this invention and <u>drawing 6</u> are the X-X line cross sections of <u>drawing 5</u>. The electrode pattern of an FET chip is the same as that of the gestalt of the 1st example.

[0029] The GaAs substrate is divided into four portions 1-1 to 1-4 by selection gilding by slit 7A-1-7A-3 on the boundary line of a unit cell here. It is similarly divided into four of PHS 5-1 to 5-4. For this reason, the insulating resin films 14, such as a polyimide, are formed in the front face for strong reinforcement. [0030] The opening 15 for bondings is formed in the covering film (not shown) in the insulating resin film 14 and the bottom of it. The FET chip is unified with the source electrode, the covering film, and the insulating membraneous resin.

[0031] The manufacture method of the form this operation forms a gate electrode etc., and forms the insulating resin film 14. After forming opening 15, stick on a glass plate, and perform rear-face polish, and opening for the Bahia hall 6 is performed. Piece-ization of an individual to an FET chip is performed by forming Au film etc. in this opening, while forming PHS 5-1 to 5-4, etching by using PHS 5-1 to 5-4 as a

mask, and forming slit 7A-1-7A-3 and a scribe slot.

LEYDIG, VOIT & MAYER

[0032] As shown in drawing 7, although an FET chip is fixed and incorporated in a package 200 with solder 100, it curves according to the difference of a coefficient of thermal expansion like the conventional example in the portion which constitutes the two-layer structure of a GaAs substrate and PHS by heating at that time. However, in a portion without a GaAs substrate and a PHS layer, since a GaAs substrate and PHS are divided, supposing a surface electrode layer (about 1 micrometer) is thin and it can ignore, it will become the structure of only the insulating resin film 14, and a curve will not arise according to the difference of such a coefficient of thermal expansion.

[0033] Furthermore, since there are not a GaAs substrate and PHS and the mechanical strength is weak, this portion curves with very small radius of curvature to opposite direction compared with the portion which has a GaAs substrate with the force which makes a chip the method of pressing down mechanically, the surface tension by the fused solder, etc. That is, very big stress concentrates on an insulating resin film locally. That is, stress concentration happens to an insulating resin film, and is not produced in a GaAs substrate at stress concentration. Therefore, generating of the skid transition resulting from stress and multiplication are suppressed, and the fall of reliability is prevented.

[0034] when forming the Bahia hall embedding, simultaneously PHS which connect a PHS layer with a source electrode with the form of the 1st operation, if a gilding layer is attached thickly, or it embeds by technique, such as pulse plating, and a sex is improved, it is assumed that a PHS layer almost embeds the division portion of a GaAs substrate, and a mechanical strength may necessarily boil a PHS layer then, and it may not be able to say that it is weak, but stress may be distributed also to the GaAs However, with neither of form of operation of **** 2, since a GaAs substrate and PHS are divided, such a problem is produced.

[0035] In addition, an insulating resin film can use the epoxy resin currently used as a sealing agent of not only a polyimide but a resin-seal semiconductor device.

[0036] Moreover, in this invention, a semiconductor substrate can also use not only a GaAs substrate but compound semiconductors, such as InP, etc. [0037]

[Effect of the Invention] As explained above, since this invention has separated the FET chip for every unit cell, it is effective in the ability to avoid deformation of the semiconductor substrate at the time of assembly, and stress concentration, and prevent the fall of the reliability of FET.

[Translation done.]